JAPANESE PATENT OFFICE

	Pat	ent	OFFICIAL GAZETTE				
(Published	for	the	purpose	of	Opposition)		

Publication No: 51-39835

Publication Date: October 29, 1976

No. of the Inventions Claimed: 1

Title: METHOD FOR MANUFACTURING AN INSULATING

GATE SEMICONDUCTOR DEVICE

Appln. No: 47-2079

Appln. Date: December 27, 1971

Laid-open Pub. No: 48-71889

Laid-open Pub. Date: September 28, 1973

Inventor: Masanori KIKUCHI

Applicant: NEC

Note:

AN

Explanation of Reference Numerals in Pat. Post-exam Pub. No. 51-39835

- 1: N type monocrystalline silicon substrate
- 2: silicon dioxide insulating film
- 3: substrate surface
- 4: silicon dioxide gate insulating film
- 4': gate insulating film
- 5: polycrystalline silicon film
- 5': polycrystalline silicon gate electrode
- 7,8: substrate surfaces
- 9: dioxide silicon insulating film
- 10: source region
- 11: drain region
- 12, 13, 14: openings
- 15, 16, 17: lead-out electrodes
- 20: projection, gate insulating film
- 21: cross section periphery
- 22, 23: side surfaces
- 24: cross section periphery

1 nt. Cl2.

H 01 L 29/78

H 01 L 29/62

H 01 L 21/302 H 01 L 21/31

砂日本分類

99(5)E3 99(5) C 3 99(5) C 23 19日 本 国 特 许 庁

心等许出思公告

昭51-39835

쬃 特 許 公

❷公告 昭和51年(1976)10月29日

厅内监理番号 6426-57

発明の改 1

(全 5 頁)

1

❷絶縁ゲート学導体装置の製造法

頭 昭47-2079 (1) AF

頤 昭46(1971)12月27日 砂出

開 昭48-71889 公

③昭48(1973)9月28日

菊地正典 俘発 明者

東京都港区芝5の33の1日本軍

気株式会社内

人 日本区気珠式会社 砂出 願

東京都港区芝5の33の1

個代 理 人 并理士 内原肾

砂特許期求の節囲

¶ 一貫軍型の半導体基板の一主表面の所定部に 15 いた。 **費いゲート能線膜を設け、この上に所定形状の半 以体后を設け、この半導体層をマスクにして前記** 絶縁膜をエツチングし、前配半導体層下の過パに エッチングされた絶縁膜を領棋することを特徴と する庭母ゲート半導体装配の設造法。

発明の詳価な説明

この発明は絶録ゲート半導体装配の製造法の改 良に殴し、特化シリコンゲートほ界効果型半事体 **装置の設造法の改良に関する。**

集竄では、所定の収電型を持つ草結晶シリコン誌 板の一主平面上に絶縁題を形成した後、益毎のの **ちにソース領域、ドレイン領域、ゲート領域、拡 徴配筬領域となる部分上の絶爲腹を除去してから** ゲート健康度を形成し、しかる後全面に多結晶シ 30 しながら詳しく説明しより。 リコン層を形成する。次に額印の写真は刻在等に より多結晶シリコンのゲート位極、配復路を形成 してからこの多結晶シリコンをマスクにして絶尽 瞑をエツチングし、ソース 領域、 ドレイン領域、 拡散配線領域となる部分の基額段面を図出させ、 ここから直当な不統物を拡敗して、ソース領以、 ドレイン領域、拡は配筬領域を形成することによ

り、ソースーゲート間、ドレインーゲート間の位置 を自効的に盛合させていた。

2

しかしながら従来の設造法では、多結晶シリコ ンをマスクにして絶縁膜をエツテングする踪、絶 5 緑膜の概方向へのサイドエッチが起るので、ゲー ト絶縁膜の厚さとほぼ同じ分だけ多結晶シリコン のゲート電匹より内側にオーバーエッチされてし まり。この為、多結晶シリコンゲート軍をの餌面 はグート絶縁膜の側面とは一致せず、ゲート絶縁 10 膜の厚さとほぼ同じ分だけ外側に食み出している ので、この部分がソース領域とショートしたり、 或るいはこの上に絶縁膜や金属配線路を形成する **録、この部分で断線したり買くなつたりする為、** 装置設造の歩留りや信頭性を箸るしく低下させて

しかるに本発明の絶録ゲート半導体装置の製造 法は、多結晶シリコンゲートઉ椏をマスクにして 絶爲脹をエツチングした後、爲酸化性により単結 品 シリコン 基 歓の 一部 屈出した 表面 上及び多結品 20 シリコンゲート電極表面に二酸化シリコン絶縁膜 を形成してからこれをエツテングで除去するもの 、である。

したがつて本発明によれば多結品シリコングー ト電配の側面とゲート絶縁風の側面はほぼ一致し 従来この紅のシリコンゲート ①昇効県型半導体 25 かつ多結晶 シリコンゲート ⑤粒の断面周辺は角が 取れ丸みを帯びた斜逢となる為、上述の従来萎置 の愆々の不都合が取り除かれ、半導体装置の製造 の歩留り中枢領性は飛四的に向上する。

以下のこの発明につき実施例を挙げ図面を参照

段路例 1

顕りA図から第1J図は、本発明を低用したP チャンネルシリコンゲートQ昇効果型トランジス タの設造工程を示す連続所面模型図である。第 35 ¶ A図で、比抵抗が約5g-mのN型母結晶シリ コン基板 1の一主平面上に約1ミクロンの耳さを 有する二酸化シリコン絶縁膜2を基板1の陰嚴化 3

法により形成する。次いで、房草の写真は刻法に よるマスクとエツチング技術を用いてソース領域、 ドレイン領域、ゲート領域となる郎分の茲板長面 3を図出させた(第1B図)。次に基板1の以降 化法により約1000Aの厚さの二酸化シリコン 5 チングした際、多結晶シリコンゲート運転号の側 ゲート絶縁膜4を形成した後全面に厚さ約 4000A の多結晶シリコン膜 5 を成長させた (第1C図)。次に第1D図で保草の写真値刻法 により多結晶シリコンゲート電位5′を残し他の多 結晶シリコン膜 5 を除去した。次に第 1 E図で多 10 第 2 C図は第 2 B図の状態で絶段膜 9 をエッチン 結晶シリコンゲート電位 5をマスクにして二酸化 シリコンゲート絶縁腹4をエツチングすることに よりソース領域、ドレイン領域となる部分の基板 表面7,8を図出させた。この時多結晶シリコン ゲート電塩号の直下のゲート絶縁腹目の偶面は、 15 れ丸みを帯びた形状を呈した。 多結晶 シリコンゲート 電極 5′の側面より約 1000 A内側にオーパーエッチされた。又この 時サイドエッチの進行する状況を第2A図に矢印 (→)により示した。次に第1F図で、基板1の 一部属出した表面上及び多結晶シリコンゲート電 20 した表面 7 , 8上にゲート絶縁膜 4と同程度の厚 極5の表面上に偽飯化法によりゲート絶縁眼4と 同程度の厚さを有する二敏化シリコン膜9をエツ チングで除去することにより再び基板表面で,8 を腐出させた。この時多結晶シリコングート低極 5′と 断らたに作られたグート絶縁瞑20との側面 25 ート絶縁膜4が存在している部分には殆んと二酸 はほぼ一致し、かつ多結晶シリコンゲート図位号 の断面は前配の再酸化により角部がより多く酸化 される結果第1E図の状態に吸べて角が取れ丸み を帯びた屛造となつた。次に第1H図で図出した 基板表面7,8からポロンを拡散して偽状の拡敗 30 ずに第1F図とほぼ同一の状態を攻現出来た。多 領域(ソース領域10、ドレイン領域11)を形 成した。次に第11図で全面に気相成長法で約 5000Aの厚さの二酸化シリコン膜18を形成 した後、標準の写真は刻法によるマスクとエツチ ング技術を用いて、ソース、ドレイン、ゲート上 35 の比欧的低温での酸化を行なりことが必要であつ の11中にそれぞれ誤孔12,13,14を穿つ た。次に第1J図で、全面にアルミニウムを約 1.5 の厚さに蒸磨し、累草の写真盤刺法によつ てソーヌ、ドレイン、ゲートの各取り出し這恆

この根にして作裂したシリコンゲート区界効果 型トランジスタは、第1F、第1G図の工程を含 さない従来の製造法により作毀したものに良べ裂 進歩留りは10倍以上向上し、又信領性も大巾に

15,16,17を形成した。

改容された。

第2A図から第2C図は第1E図から第1G図 の部分的拡大断面模型図で、第2A図は多結晶シ リコングート電位5をマスクにして絶縁膜をエツ 面18とゲート絶椂膜 4の側面19は一致せずゲ ート絶縁膜4の厚さとはぼ同一の長さだけ多結晶 シリコンゲート電極5′の端部18がゲート絶縁膜 dの趨部19から突起し、突起部20が発生した。 グで除去した後の状態で多結晶シリコンゲート電 極 5′の側面22はゲート絶縁膜の側面23とほぼ 一致し、かつ多結晶シリコンゲート電極 5′の断面 周辺 2 4 は第 2 A 図の断面周辺 2 1 K 収べ角が取

突庞例 2

実施例1では多結晶シリコン電極5をマスクに してゲート絶録膜 4をエツチングした (第 1 E図) 後、多結晶シリコン電板『及び藍板』の一部露出 さを有する二酸化シリコン膜9を係酸化法により 形成した。(第1F図)

しかしながら実施例1と殆んど同一の効果を得 る他の方法として、第1D図の状態で、すでにゲ 化 シリコン膜を成長させず、主に図出した多結晶 シリコンゲート電極 5の袋面にのみ二酸化シリコ ン腹を偽取化法によりゲート絶録膜4と同程度の 厚さに形成することにより、第1E図の状態を経 結品 シリコンゲート 電位 5′上にゲート絶縁膜 4と 同程度の厚さに二串化シリコン質を形成するには ゲート絶縁膜 4 (第 1 D図)の厚さで二酸化シリ コン膜の成長がはば飽和する800t~900t

上述の実施例は単に例示の為のものであつて本 発明がこれに限定されるものでないことは明らか である。例えば、上の突旋倒ではシリコンゲート 40 国界効果型トランジスタの場合につき貼明したが、 一段に絶母ゲート半辺体装置ならどんなものにも **適用可能である。例えば単結晶シリコンの代りに** 多結晶シリコン、ゲルマニウム、ガリウム砒尿等 の半辺体材料を用いることが出来るし、又その比

5

抵抗を変えることも出来る。あるいは各部の母母 型の路定も自由である。さらに各部の寸法を変え ることも出来る。成るいは又、絶爲限として魞酸 化、気相成長、蒸焙、スパツタリング等により形 成した二酸化シリコン、一酸化シリコン、シリコ 5 第1E図から第1G図の部分的拡大断面図模型図 ン望化膜、アルミナ、リンガラス等を用いること ができるし、又グート猛伍として多結晶シリコン の代りに、グルマニウム、ガリウム社案等の半導 体材料を用いることも出来る。さらに金ほ、配標 路としてはアルミニウム、モリプデン、クロム等 10 17……取り出し図径。 を蒸窍、スパンタリング等により形成したものを 用いることも可能である。優するにこの明細含及 び付属の請求範囲に示されたこの発明の精神と節 囲を逸脱すること無く愆々の改変をなすことが出 来る。

6


図面の簡単な説明


第1A図から第1J図は本発明を追用したシリ コンゲート電界効果型トランジスタの設造工程を 示す連続断面模型図、第 2 A図から第 2 C図は、 である。

1……シリコン益板、2,4,9,18……二 酸化シリコン絶縁膜、 4,20……ゲート絶縁膜、 5′……多結晶シリコンゲート電低、15,16,

经引用文献

IBM Technical Disclosure Bulletin 15 Vol. 1 4 A64 Sept. 1971 P. 1052~ 1053





昭和47年特許匯第7689号(特公昭51-23436号、昭51、7、16発行の特許公保6(1) - 18 [529]号掲収)については特許法第64条の規定による模正があつたので下配のとおり掲収 する。

一特許第8969975

99(5) JA 99(5) B 12

50

1 「特許知求の応囲」の項を「1 n型GaP のポディーとZnP4の亜鉛頭とを拡散チャンパー内に 封入し、前記GaP のポディーの少なくとも一部分の内部にP n 接合が出来るように遅ばれた時間の 間封止したチャンパーを600℃から1200℃の拡散温度に維持する工程よりなる電界発光半導体装 低の製造方法において、

前記拡散チャンパー内に封入されたZnPaの日に拡散時間の少なくとも主要部分の間に拡散温度にてZnPaが完全に蒸気化ししかも蒸気圧が飽和蒸気圧の最高90パーセントに違するように遅ばれることを特徴とする電界発光半辺体装置の設造方法。

2 n型GaP のボディーとZnP。の亜鉛原とを拡散チャンパー内に割入し。前記GaP のボディーの少なくとも一部分の内部にP-A接合が出来るように選ばれた時間の間對止したチャンパーを600℃から1200℃の拡散温度が維持する工程よりなり。前記拡散チャンパー内に割入されたZnP。の母は拡散時間の少なくとり主要部分の間に拡散温度にてZnP。が完全に蒸気化ししかも蒸気圧が飽和蒸気圧の最高90パーナントに選するように選ばれる電界発光半導体装置の製造方法において。

赤色光の出力を増すために400℃以上のある温度において少なくとも2時間にわたり2点を突貫的に含さ必要囲気中において前記GaPのポディーをさらには処理することを特徴とする電界発光光導体装置の製造方法。」と補正する。

昭和47年特許顯第2079号(特公昭51-39835号、昭51.10.29発行の特許公報 6(1)-136(587)号掲取)については特許法第64条の規定による福正があつたので下記のとお り掲載する。

一特許第897221号-

99(5) E 3

99(5) C 3

99(5) C 23

. Si

- 1 「特許部本の範囲」の項を「1 一導電型の半導体基板の一主表面の所定部に跨いゲート 絶縁膜を設け。この上に所定形状の半導体層を設け。この半導体層をマスクにして前配絶縁膜をエッチングし、前配半導体層下の過剰にエッチングされた絶縁膜を循列し、しかる後に前配一主表面にソース領域もしくはドレイン領域を形成することを特徴とする絶縁ゲート半導体装置の製造法。」と補正する。
- 2 第3個22行「二酸化シリコン膜9を」の次に「形成し、これを」を挿入する。
- 3 同磁38行「1.5」の次に「ミクロン」を抑入する。

Japanese Kokoku Patent No. Sho 51[1976]-39835

Translated from Japanese by the Ralph McElroy Co., Custom Division P. O. Box 4828, Austin, Texas 78765 USA

Code: 179-13754

JAPANESE PATENT OFFICE

PATENT JOURNAL

KOKOKU PATENT NO. SHO 51[1976]-39835

Int.	cl. ² :				29/78 29/62
		Н	01	L	21/302
		Н	01	L	21/31
	•				

Japanese C	99(5)E 3 99(5)C 3 99(5)C 2	

Sequence Nos. for Office Use: 6426-57

Application No.: Sho 47[1972]-2079

Application Date: December 27, 1971

Kokai No.: Sho 48[1973]-71889

Kokai Date: September 28, 1973

Publication Date: October 29, 1976

No. of Inventions: 1 (Total of 5 pages)

MANUFACTURING METHOD OF INSULATED-GATE SEMICONDUCTOR DEVICE

Inventor: Masonori Kikuchi

NEC Corp.

5-33-1 Shiba, Minato-ku,

Tokyo

Applicant:

NEC Corp.

5-33-1 Shiba, Minato-ku,

Tokyo

References cited:

IBM Technical Disclosure Bulletin, 15, Vol. 14, No. 4, Sept. 1971, pp.

1052-1053

Agent:

Susumi Uchihara, patent

attorney

[Attached amendments have been incorporated into text of translation.]

Claim

A manufacturing method of insulated-gate semiconductor device characterized by the following facts: a thin gate insulating film is set in the prescribed portion of a principal surface of a semiconductor substrate with a certain electroconductive type; a semiconductor layer with a prescribed shape is set on the thin gate insulating film; with this semiconductor layer used as a mask, the aforementioned insulating film is etched; the insulating film excessively etched beneath the aforementioned semiconductor layer is filled; then, the source region and drain region are formed on the aforementioned principal surface.

Detailed explanation of the invention

This invention concerns an improvement of the manufacturing method of insulated-gate semiconductor device. More

specifically, this invention concerns an improvement of the manufacturing method of silicon gate field-effect semiconductor device.

In the conventional manufacturing method of this type of silicon gate field-effect semiconductor device, after an insulating film is formed on a principal surface of a single-crystal silicon substrate with a prescribed electroconductive type, the insulating film is removed for the regions on the substrate corresponding to the source region, drain region, gate region, and diffusion wiring region, followed by formation of a gate insulating film, and then formation of a polysilicon layer on the entire surface. Then, the conventional photolithographic method or other method is used to form the gate electrode and wiring circuit of the polysilicon. With the polysilicon used as a mask, the insulating film is etched to expose the surface of the substrate for the source region, drain region, and diffusion wiring region. Then, an appropriate impurity is diffused to form source region, drain region, and diffusion wiring region. In this way, the positions are automatically aligned between source and gate, and between drain and gate.

However, in the conventional manufacturing method, when the insulating film is etched with polysilicon used as a mask, side etching takes place in the transverse direction of the insulating film; hence, overetching takes place into the inner side from the polysilicon gate electrode and with almost the same thickness as that of the gate insulating film. Consequently, the side surface of the polysilicon electrode becomes misaligned with the side surface of the gate insulating film, and the outer side is etched

with a dimension almost identical to the thickness of the gate insulating film. Consequently, a short circuit may take place between this portion and the source region, or, when an insulating film and a metal wiring circuit are to be formed on it, wire breakage may take place in this portion as it is very thin. Consequently, the yield and reliability of the manufacturing operation of the device are significantly decreased.

In the manufacturing method of the insulated-gate semiconductor device of this invention, after the insulating film is etched with the polysilicon used as a mask, thermal oxidation method is used to form a silicon dioxide insulating film on the partially exposed portion of the surface of the single-crystal silicon substrate and on the surface of the polysilicon electrode, followed by its removal with etching.

Consequently, according to this invention, the side surface of the polysilicon electrode and the side surface of the gate insulating film are almost in agreement with each other, and the cross-sectional edges of the polysilicon gate electrode are rounded to have a certain radius. Consequently, the problems related to the aforementioned conventional device can all be eliminated, and the yield and reliability of the manufacturing process of the semiconductor device can be improved significantly.

In the following, this invention will be explained in more detail with reference to application examples illustrated by figures.

Application Example 1

Figures 1A-1J are consecutive cross-sectional views illustrating schematically the manufacturing process of the P-channel silicon field-effect transistor polarized [sic, used] in this invention. As shown in Figure 1A, on a principal surface of N-type single-crystal silicon substrate with a resistivity of about 5 Ω -cm, a silicon dioxide insulating film (2) with a thickness of about 1 μm is formed by thermal oxidation of substrate (1). Then, the conventional photolithographic method is used with the aid of a mask and etching to expose the portions of substrate surface (3) to be used for forming the source region, drain region, and gate region (Figure 1B). Then, after formation of a silicon dioxide gate insulating film (4) with a thickness of about 1000 Å by thermal oxidation of substrate (1), a polysilicon film (5) with a thickness of about 4000 Å is grown on the entire surface (Figure 1C). Then, as shown in Figure 1D, the conventional photolithographic method is used to remove the other portion of polysilicon film (5) except polysilicon electrode (5'). Then, as shown in Figure 1E, with polysilicon electrode (5') used as a mask, silicon dioxide insulating film (4) is etched to expose the portions of substrate surface (7), (8) to be used for forming the source region and drain region. In this case, the side surface of gate insulating film (4') immediately beneath polysilicon gate electrode (5') is overetched to the inner side by about 1000 Å from the side surface of polysilicon electrode (5'). The state of the side etching in this case is represented by an arrow (->) in Figure 2A. Then, as shown in Figure 1F, on the partially exposed surface of substrate

(1) and the surface of polysilicon gate electrode (5'), a silicon dioxide film (9) with a thickness similar to that of gate insulating film (4') is formed using the thermal oxidation method; as it is removed by etching, substrate surface portions (7), (8) are exposed again. At this time, the side surface of polysilicon electrode (5') and the side surface of the newly formed gate insulating film (20) are almost in agreement with each other. In addition, as a result of the aforementioned reoxidation, the edge portions of the cross section of polysilicon electrode (5') are more oxidized, so that they are more rounded as compared with the state shown in Figure 1E. Then, as shown in Figure 1H, on the exposed substrate surface portions (7), (8), islands of diffusion regions (source region (10), drain region (11)) are formed by diffusion of boron. as shown in Figure 1I, using the CVD method, a silicon dioxide film (18) with a thickness of about 5000 Å is formed on the entire surface. Then, the conventional photolithographic method is used with the aid of a mask and etching to form holes (12), (13), (14) on source, drain and gate [regions] (11) [sic]. Then, as shown in Figure 1J, an aluminum film with a thickness of about 1.5 μm is evaporated on the entire surface, followed by formation of lead-out electrodes (15), (16), (17) for the source, drain and gate, respectively.

For the silicon gate field-effect transistors formed in this way, the manufacturing yield is higher than that of the conventional manufacturing method which does not have the process of Figures 1F and 1G by a factor of 10 or larger, and the reliability is also significantly increased.

Figures 2A-2C are partially enlarged cross-sectional views corresponding to Figures 1E-1G. As shown in Figure 2A, when the

insulating film is etched with polysilicon gate electrode (5') used as a mask, (18) which is the side surface of polysilicon gate electrode (5') is not in agreement with side surface (19) of gate insulating film (4'); instead, end portion (18) of polysilicon gate electrode (5') protrudes from end portion (19) of gate insulating film (4') by a length almost equal to the thickness of gate insulating film (4'), forming a protrusion portion (20). Figure 2C shows the state of Figure 2B, in which after insulating film (9) is removed by etching, side surface (22) of polysilicon gate electrode (5') becomes almost in conformance with side surface (23) of the gate insulating film, and cross-sectional edges (24) of polysilicon gate electrode (5') are more rounded as compared with cross-sectional edges (21) in Figure 2A.

Application Example 2

In Application Example 1, after gate insulating film (4) is etched with polysilicon electrode (5') used as a mask (Figure 1E), a silicon dioxide film (9) with a thickness similar to that of gate insulating film (4) is formed using thermal oxidation method on polysilicon electrode (5') and partially exposed surface portions (7), (8) of substrate (1) (Figure 1F).

As a different method to realize the same effect as in Application Example 1, in the state shown in Figure 1D, almost no silicon dioxide is grown on the portion where there is already gate insulating film (4), while the silicon dioxide film is formed with a thickness similar to that of gate insulating film (4) using the thermal oxidation method only on the exposed surface of polysilicon gate electrode (5'). In this way, without

going through the stage shown in Figure 1E, a state almost identical to that shown in Figure 1F is realized. In order to form the silicon dioxide film with a thickness similar to that of gate insulating film (4) on polysilicon gate electrode (5'), it is necessary to carry out the oxidation at a relatively low temperature of 800-900°C, at which the growth of silicon dioxide film with a thickness of gate insulating film (4) (Figure 1D) is almost saturated.

Of course, this invention is not limited to the aforementioned application examples, which were presented only as examples. For example, in the aforementioned application examples, a silicon gate field-effect transistor was presented. However, this invention may also be used for any type of insulated-gate semiconductor device. For example, instead of single-crystal silicon, other semiconductor materials, such as polysilicon, germanium, gallium arsenide, etc., may also be used. In addition, it is also possible to change the resistivity of the material used. Also, it is possible to select the electroconductive type for the various portions. Besides, it is possible to change the dimensions of the various portions. insulating film may be formed from silicon dioxide, silicon monoxide, silicon nitride film, alumina, phosphorus glass, etc., using various methods, such as thermal oxidation, CVD, evaporation, sputtering, etc. In addition, as the gate electrode, the polysilicon may be replaced by germanium, gallium arsenide, and other semiconductor materials. In addition, the metal and wiring circuit [sic; the metal wiring circuit] may be formed from aluminum, molybdenum, chromium, etc. using

evaporation, sputtering, etc. Generally speaking, any variation is allowed as long as the main points of this invention are observed.

Brief explanation of figures

Figures 1A-1J are consecutive cross-sectional views illustrating the manufacturing process of the silicon gate field-effect transistor according to this invention. Figures 2A-2C are partially enlarged cross-sectional views corresponding to Figures 1E-1G.

- 1, silicon substrate
- 2,4,9,18, silicon dioxide insulating film
- 4',20, gate insulating film
- 5', polysilicon gate electrode
- 15,16,17, lead-out electrode




Figure 1




Figure 2